獵頭公司成功案例
公司名稱：
聯(lián) 系 人：
電    話：
招聘需求：

快速提交簡歷

標(biāo)    題： (姓名+意向職位+期望薪水)
聯(lián)系電話：
粘貼簡歷到下面：
您現(xiàn)在的位置是：首頁 > 成功案例 > 案例列表
項(xiàng)目名稱 集成電路項(xiàng)目
招聘企業(yè) 廣州某微電子公司 獵頭職位 IC集成電路設(shè)計(jì)工程師
工作地點(diǎn) 廣州 推薦人數(shù) 10
職位年薪 35萬 項(xiàng)目周期 15工作日
發(fā)布時間2016-10-28
崗位職責(zé)1.與圖像算法工程師合作，設(shè)計(jì)開發(fā)最健壯RTL功能模塊；
2.完成FPGA數(shù)字電路模塊設(shè)計(jì)，IC邏輯功能實(shí)現(xiàn)、仿真、驗(yàn)證工作以及配合和執(zhí)行系統(tǒng)綜合；
3.支持PCB的設(shè)計(jì)與調(diào)試，實(shí)現(xiàn)前后端的設(shè)計(jì)收斂和優(yōu)化，并參與實(shí)驗(yàn)產(chǎn)品的聯(lián)調(diào)；
4.支持實(shí)驗(yàn)產(chǎn)品檢驗(yàn)、培訓(xùn)和技術(shù)推廣工作。
任職要求1.擁有電子工程相關(guān)專業(yè)，大學(xué)本科及以上學(xué)歷；
2.有3~5年以上數(shù)字電路前端工作經(jīng)驗(yàn)，有實(shí)際芯片流片和量產(chǎn)經(jīng)驗(yàn)，希望具有流媒體開發(fā)經(jīng)驗(yàn)，特別是芯片整個生命周期開發(fā)的經(jīng)驗(yàn)；
3.精通Verilog RTL設(shè)計(jì)及驗(yàn)證、熟悉FPGA設(shè)計(jì)開發(fā)經(jīng)驗(yàn)；
4.具有ASIC設(shè)計(jì)開發(fā)經(jīng)驗(yàn)；
5.熟悉集成電路前端/后端的設(shè)計(jì)的開發(fā)工作；
亚洲性爱av_東京熱無碼大亂交_偷拍偷窥精品视频在线_亚洲无码在线电影